

特点

- 反向充电连接保护
- 电池单元反向连接保护
- 过温保护
- 过充电电流保护
- 两步检测过充电流：
过放电电流保护
负载短路
- 充电器检测功能
- 0V 电池充电功能
- 符合 RoHS 标准且不含铅 (Pb)
- 低至 12mΩ 的等效开启电阻内部
功率 MOSFET
- 内部延迟发生器
- 高精度电压检测
- 低电流损耗
工作状态：典型值 2.5μA.
掉电状态：典型值 1.5μA
- 只需一个外接电容
- 采用 SOT23-5 封装
- -40°C 至 +85°C 温度范围

应用

- 单节锂离子电池组
- 充电宝
- 单节锂聚合物电池组
- IOT 传感器/电子玩具

概述

XR9120E 针对锂离子/聚合物电池保护提供了高集成解决方案。XR9120E 包含内部功率 MOSFET，高精度电压检测电路和延迟电路。XR9120E 具有电池应用所需的所有保护功能，包括过充电、过放电、过流和负载短路保护等。准确的过充电检测电压保证了充电的安全和充分利用。低待机电流在存储时从电池中消耗很少的电流。该产品不仅适用于数字蜂窝电话，而且适用任何其他需要长期电池寿命的锂离子和锂聚合电池供电的信息设备。XR9120E 需要最少数量的现成的外部组件，并且采用的 SOT23-5 封装可以节省空间。

典型应用电路




Figure 1. Typical Application Circuit

引脚描述

管脚设置




Figure 2. Pin Configuration

引脚描述

引脚	名称	功能
1/2/3	VM	连接电池组的负极。内部 FET 开关将这个端口连接到 GND
4/5	NC	NC
6	VDD	电源引脚
7/8	GND	接地引脚

绝对最大额定值 (1) (2)

VDD 输入电压.....	-0.3V to 6V	VM 输入电压.....	-6V to 10V
工作温度范围.....	-40°C to +85°C	存储温度范围.....	-55°C to 150°C
铅温度 (钎焊, 10s)	+300°C	结温.....	+125°C
θ_{JA}	250°C/W	ESD (Human Body Made) HMB.....	2KV
θ_{JC}	130°C/W	ESD (Machine Made) MM.....	200V

备注1: 超过这些额定值可能会损坏器件。

备注2: 不能保证设备在其工作条件之外运行。

电气特性 (3)

参数	符号	测试条件	最小	典型	最大	单位
检测电压						
过充电检测电压	V _{CU}		4.25	4.30	4.35	V
过充电释放电压	V _{CL}		4.05	4.10	4.15	V
过放电检测电压	V _{DL}		2.30	2.40	2.50	V
过放电释放电压	V _{DR}		2.90	3.00	3.10	V
充电检测电压	*V _{CHA}			-0.12		V
检测电流						
过放电电流检测	*I _{IOV1}	V _{DD} =3.6V		9		A
负载短路检测	*I _{SHORT}	V _{DD} =3.6V		40		A
电流损耗						
工作状态电流损耗	I _{OPE}	V _{DD} =3.6V VM=0V	2	2.5	5	μA
掉电状态电流损耗	I _{PDN}	V _{DD} =2.0V VM floating	1	1.5	3	μA
VM 内部阻抗						
VM 与 VDD 之间的阻抗	*R _{VMD}	V _{DD} =3.6V VM=1.0V	100	300	500	kΩ
VM 与 GND 之间的电阻	*R _{VMS}	V _{DD} =2.0V VM=1.0V	10	20	40	kΩ
场效应晶体管开启电阻						
等效场效应晶体管开启电阻	*R _{SS(ON)}	V _{DD} =3.6V I _{VM} =1.0A	9	12	16	mΩ
过温保护						
过温保护	*T _{SHD+}			140		°C
过温恢复温度	*T _{SHD-}			100		°C
延时检测						
过充电检测延迟时间	t _{CU}		80	128	200	mS
过放电检测延迟时间	t _{DL}		30	40	80	mS
过放电电流检测延迟时间	*t _{IOV}	V _{DD} =3.6V	5	10	20	mS
负载短路检测延迟时间	*t _{SHORT}	V _{DD} =3.6V	100	160	320	μS

备注3: *参数由设计保证。

功能框图




Figure 3. Functional Block Diagram

功能描述

XR9120E可监控电池的电压和电流，并通过断开电池与负载或充电器的连接，保护电池免受过充电电压，过放电电压，过放电电流和短路情况的损坏。为了在限定的条件内操作电池，需要这些功能。该器件仅需一个外部电容。内部集成了MOSFET，其RSS（ON）典型值低至12mΩ。

正常运行模式

如果没有检测到异常情况，则可以自由地进行充电和放电。这种情况称为正常操作模式。

过充电状态

当在正常条件下充电期间电池电压变得高于过充电检测电压（ V_{CU} ），并且状态持续时间达到过充电检测延迟时间（ t_{CU} ）或更长时，XR9120E关闭充电控制FET以停止充电。这种情况称为过充电条件。在以下两种情况下释放过充电条件：

- 1.当电池电压低于过充电释放电压（ V_{CL} ）时，XR9120E接通充电控制FET并返回正常状态。
- 2.当负载连接并开始放电时，XR9120E接通充电控制FET并返回正常状态。释放机制如下：在负载连接和放电开始后，放电电流立即流过充电FET的内部寄生二极管，并且VM引脚电压瞬间从GND引脚电压增加约0.7V（二极管的正向电压）。XR9120E检测到该电压并释放过充电状态。因此，在电池电压等于或低于过充电检测电压（ V_{CU} ）的情况下，XR9120E立即返回到正常状态，但是在电池电压高于过充电检测电压（ V_{CU} ）的情况下，即使负载连接，芯片也不会恢复到正常状态，直到电池电压低于过充电检测电压（ V_{CU} ）。另外，当连接负载并开始放电时，如果VM引脚电压等于或低于过电流检测电压，则芯片不会返回到正常状态。

备注：如果电池充电到高于过充电检测电压 (V_{CU}) 的电压，即使连接了导致过电流的大的负载，电池电压也不会低于过充电检测电压 (V_{CU})，过电流 1 和 过电流 2 在电池电压低于过充电检测电压 (V_{CU}) 之前不起作用。然而，由于实际电池具有几十 $m\Omega$ 的内部阻抗，并且在连接引起过电流的重负载之后电池电压立即下降，所以过电流 1 和过电流 2 工作。无论电池电压如何，负载短路检测都能正常工作。

过放电状态

当电池电压在正常条件下放电期间下降到过放电检测电压 (V_{DL}) 以下，并且持续时间达到过放电检测延迟时间 (t_{DL}) 或更长时，XR9120E 关闭放电控制 FET 并停止放电。这种情况称为过放电条件。放电控制 FET 关闭后，VM 引脚被 XR9120E 中 VM 和 VDD 之间的 R_{VMD} 电阻拉高。同时，当 VM 大于 1.5 V (典型值) (负载短路检测电压) 时，芯片的电流降低到断电电流 (I_{PDN})。这种情况称为掉电状态。在过放电和掉电条件下，VM 和 VDD 引脚被 IC 中的 R_{VMD} 电阻短路。当连接充电器并且 VM 和 VDD 之间的电位差变为 1.3 V (典型值) (负载短路检测电压) 或更高时，将释放掉电条件。此时，FET 仍处于关闭状态。当电池电压变为过放电检测电压 (V_{DL}) 或更高 (参见注释) 时，XR9120E 接通 FET 并从过放电状态变为正常状态。

备注：如果 VM 引脚电压不小于充电器检测电压 (V_{CHA})，则当过放电条件下的电池连接到充电器时，过放电条件被释放 (放电控制 FET 开启)，只要电池电压达到过放电释放电压 (V_{DU}) 或更高。

过流状态

当在正常条件下放电期间放电电流变得等于或高于规定值 (VM 引脚电压等于或高于过电流检测电压) 并且状态持续过电流检测延迟时间或更长时，XR9120E 转向关闭放电控制 FET 以停止放电。这种情况称为过流状态 (过电流包括过电流或负载短路)。在过流情况下，VM 和 GND 引脚在内部被 R_{VMS} 电阻短路。当连接负载时，VM 引脚电压等于负载引起的 VDD 电压。当负载释放且 B+ 和 B- 引脚之间的阻抗变得高于自动可恢复阻抗时，过流状态返回到正常状态。当负载被移除时，VM 引脚返回到 GND 电位，因为 VM 引脚通过 R_{VMS} 电阻短接 GND 引脚。检测到 VM 引脚电位低于过电流检测电压 (V_{IOV})，IC 恢复正常状态。

异常充电电流检测

在正常条件下充电期间，VM 引脚电压降至充电器检测电压 (V_{CHA}) 以下，持续时间达到或者超过过充电检测延迟时间 (t_{CU})，XR9120E 关闭充电控制 FET 并停止充电。该动作称为异常充电电流检测。当放电控制 FET 导通且 VM 引脚电压降至充电器检测电压 (V_{CHA}) 以下时，异常充电电流检测工作。当在过放电条件下异常充电电流流入电池时，XR9120E 在电池电压变为过放电检测电压并且过充电检测延迟时间 (t_{CU}) 过去之后关闭充电控制 FET 并停止充电。

通过分离充电器，当 VM 引脚和 GND 引脚之间的电压差变得低于充电器检测电压 (V_{CHA}) 时，释放异常充电电流检测。由于 0V 电池充电功能具有比异常充电电流检测功能更高的优先级，因此在电池电压低的情况下具有 0V 电池充电功能的产品可能无法检测到异常充电电流。

负载短路状态

如果 VM 引脚的电压等于或低于短路保护电压 (V_{SHORT})，则 XR9120E 将停止放电，电池与负载断开。关闭电流的最大延迟时间是 t_{SHORT} 。当 VM 引脚的电压高于短路保护电压 (V_{SHORT}) 时，例如断开负载时，将释放此状态。

延迟电路

当检测到过放电电流 1 时，过放电电流 2 和负载短路的检测延迟时间开始。一旦在过放电电流 2 或负载短路的检测延迟时间内检测到过放电电流 2 或负载短路，XR9120E 就会停止放电。当电池电压因过放电电流而降至过放电检测电压以下时，XR9120E 通过过放电电流检测停止放电。在这种情况下，电池电压的恢复是如此缓慢，以至于如果过放电电压检测延迟时间之后的电池电压仍然低于过放电检测电压，则 XR9120E 转换为断电。




Figure 4. Overcurrent delay time

0V 电池充电功能 ^{(4) (5) (6)}

推荐的电感值显示在应用图中。为了确保在任何可预见的操作情况下电感铁芯都不会饱和，它起到至关重要的作用。电感应额定为处理峰值负载电流加上纹波电流：在查看不同制造商规定的不同饱和电流额定值时应注意。饱和电流额定值通常指定为 25°C，因此应从制造商处要求应用的最高环境温度下的额定值。该功能使通过自放电电压为 0V 的连接电池充电。当在 B+ 和 B- 引脚之间连接有 0V 电池启动充电充电器电压 (V_{0CHA}) 或更高的充电器时，充电控制 FET 栅极固定到 VDD 电位。当充电控制 FET 的栅极和源极之间的电压通过充电器电压变得等于或高于导通电压时，充电控制 FET 导通以开始充电。此时，放电控制 FET 截止，充电电流流过放电控制 FET 中的内部寄生二极管。如果电池电压等于或高于过放解除电压 (V_{DU})，则恢复正常状态。

备注

备注 4: 某些电池供应商不建议对完全放电的电池充电。在选择 0V 电池充电功能之前，请参阅电池供应商。

备注 5: 0V 电池充电功能优先于异常充电电流检测功能。因此，具有 0V 电池充电功能的产品对电池充电，并且在电池电压低（最多 1.8V 或更低）期间不能检测到异常充电电流。

备注 6: 当电池第一次连接到 IC 时，IC 可能无法进入可以放电的正常状态。在这种情况下，将 VM 引脚电压设置为等于 GND 电压（短接 VM 和 GND 引脚或连接充电器）以进入正常状态。

时序图

过充电和过放电检测




Figure5-1 Overcharge and Overdischarge Voltage Detection

标注:

- (1) 正常情况 (2) 过充电电压情况
- (3) 过放电电压条件 (4) 过电流情况

过放电电流检测




Figure5-2 Overdischarge Current Detection

标注:

- (1) 正常情况 (2) 过充电电压情况
- (3) 过放电电压条件 (4) 过电流情况

充电检测




Figure5-3 Charger Detection

标注:

- (1) 正常条件 (2) 过充电电压条件
(3) 过放电电压条件 (4) 过电流情况

Abnormal Charger Detection




Figure5-4 Abnormal Charger Detection

标注:

- (1) 正常条件 (2) 过充电电压条件
(3) 过放电电压条件 (4) 过电流情况

典型应用


如图 1 所示，粗线是高密度电流路径，必须尽可能短。对于热管理，请确保这些走线宽度足够。C1 和 R1 是一个去耦电容和电阻，应尽可能靠近 XR9120E 放置。

注意事项

- 注意输入/输出电压和负载电流的工作条件，使 XR9120E 的功率损耗不超过封装的功耗。
- 请勿对 XR9120E 施加超过内置静电保护电路性能等级的静电放电。

封装描述

SOT23-5



NOTE:

1. CONTROL DIMENSION IS IN INCHES. DIMENSION IN BRACKET IS IN MILLIMETERS.
2. PACKAGE LENGTH DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS.
3. PACKAGE WIDTH DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSIONS.
4. LEAD COPLANARITY (BOTTOM OF LEADS AFTER FORMING) SHALL BE 0.004" INCHES MAX.
5. DRAWING CONFORMS TO JEDEC MS-012, VARIATION BA.
6. DRAWING IS NOT TO SCALE.